

⑫ 公開特許公報 (A)

昭58—19081

⑥ Int. Cl.³

H 04 N 5/30

H 01 L 27/14

H 04 N 1/02

識別記号

庁内整理番号

6940—5C

6819—5F

7334—5C

⑬ 公開 昭和58年(1983)2月3日

発明の数 4

審査請求 未請求

(全 9 頁)

⑭ 高密度電荷結合素子撮像アレイ

州パロス・パードス・イーステ
イツ・ピア・ピカポステ4016

⑯ 特 願 昭57—121972

⑰ 発 明 者 ロランド・ジェイ・ハンディ
アメリカ合衆国カリフォルニア
州ノースリッジ・パソ・ロブル
ズ8611

⑱ 出 願 昭57(1982)7月13日

優先権主張 ⑲ 1981年7月20日 ⑳ 米国(US)
⑳ 285250㉑ 発 明 者 ナラヤン・ケイ・カデコディ
アメリカ合衆国カリフォルニア
州トランス・ハリソン・アベニ
ュー5051㉒ 出 願 人 ゼロックス・コーポレーション
アメリカ合衆国ニューヨーク州
ロチェスター・ゼロックス・ス
クエアー(番地なし)㉓ 発 明 者 アブド・エル・ファター・エイ
・イブラヒム
アメリカ合衆国カリフォルニア㉔ 代 理 人 弁理士 浅村皓 外4名
最終頁に続く

明 細 書

1. 発明の名称

高密度電荷結合素子撮像アレイ

2. 特許請求の範囲

- (1) 1個の集積回路チップ上に形成され、印加された光情報を検出する第1列の光検知器(90)と、前記第1列の光検知器に平行であって前記第1列の光検知器とは分離して前記集積回路チップ上に形成された第2列の光検知器(94)とを含み、前記第2列の光検知器(94)は前記第1列の個々の光検知器の約半分の長さだけ前記第1列の光検知器からずれており、それによって前記第1列の光検知器における光検知器の中間に印加された光情報を前記第2列の光検知器が検出し、前記第1列と第2列の光検知器は2個の線形光検知器アレイから成ることを特徴とする。1個の集積回路チップ上に形成された高密度電荷結合素子撮像アレイ。
- (2) 1個の集積回路チップ上に形成され、印加された光情報に応じて電荷を前記チップの基板

- 内に発生させることによりデータビットの形で1走査行の前記印加された光情報を検出する第1列の光検知器(90)と、前記同じ集積回路チップ上に形成され、前記第1列の光検知器(90)と平行であって前記第1列の光検知器(90)から約1走査行分だけ離れている第2列の光検知器(94)とを含み、前記第2列の光検知器(94)は前記第1列の光検知器の中間の中間に来るように前記第1列の光検知器(90)からずれており、それによって前記第1列の光検知器の中間点に印加された光情報に応じて電荷を前記チップの基板内に発生させることによりデータビットの形で1走査行の前記印加された光情報を検出し、前記第1列と第2列の光検知器は2個の線形光検知器アレイから成り、ラスタ走査方式で同じ行の情報を引続き走査することを特徴とする行走査をくり返して含まれている情報を検出するのに用いられる1個の集積回路チップ上に形成された高密度電荷結合素子撮像アレイ。
- (3) 1個の集積回路チップ上に形成され、印

加された光情報を検出する第1列の光検知器(32)と、前記集積回路チップ上に形成され、前記第1列の光検知器に隣接して接触している第2列の光検知器(30)とを含み、前記第2列の光検知器(30)は前記第1列の個々の光検知器の約半分の長さだけ前記第1列の光検知器からずれており、それによって前記第1列の光検知器における光検知器の中間に印加された光情報を前記第2列の光検知器が検出し、前記第1列と第2列の光検知器は2個の線形光検知器アレイから成ることを特徴とする1個の集積回路チップ上に形成された高密度電荷結合素子撮像アレイ。

(4) 第1列と第2列の光検知器と、第1、第2、第3、第4、第5の蓄積レジスタとを1個の集積回路チップ上に含んで形成された高密度電荷結合素子撮像アレイ(58)であって、前記第1列の光検知器(60)は印加された光情報を検出し、前記第2列の光検知器(62)は前記第1列の光検知器に隣接して接触しており、前記第1列の個々の光検知器の約半分の長さだけ前記第1列

の光検知器からずれており、それによって前記第1列の光検知器における光検知器の中間点に印加された光情報を前記第2列の光検知器が検出し、前記第1列と第2列の光検知器は2個の線形光検知器アレイから成り、前記第1の蓄積レジスタ(72)は前記第1列の光検知器(60)に隣接して、前記第1列の光検知器(60)により検出されて電荷情報に変換されたビットの光情報を受信して蓄積し、前記第2の蓄積レジスタ(68)は前記第2列の光検知器(62)に隣接して、前記第2列の光検知器(62)により検出されて電荷情報に変換された交互のビットの光情報を受信して蓄積し、前記第3の蓄積レジスタ(70)は前記第2の蓄積レジスタ(68)に隣接して、前記第2列の光検知器により検出されて電荷情報に変換された残りのビットの光情報を受信して蓄積し、前記第4の蓄積レジスタ(74)は前記第1の蓄積レジスタ(72)に隣接し、前記第1列の光検知器(60)により検出されて電荷情報に変換され前記第1の蓄積レジスタ

- 3 -

タ(72)に受信された交互の中間点のビットの光情報を受信して蓄積し、前記第5の蓄積レジスタ(76)は前記第4の蓄積レジスタ(74)に隣接して、前記第1列の光検知器(60)により検出されて電荷情報に変換され前記第1の蓄積レジスタ(72)に受信された残りのビットの光情報を受信して蓄積することを特徴とする、1個の集積回路チップ上に形成された高密度電荷結合素子撮像アレイ。

3. 発明の詳細な説明

本発明は比較的小さいシリコン基板上にCCDセンサを互い違いに分散配置した高解像度、高密度のイメージセンサに関するものであり、1個の線形構造のレジスタアレイを用いて走査情報を表わす1個のパルス列を発生し、高解像度撮像を可能にするものある。

画像走査装置はある媒体から他の媒体に情報を変換するのに用いられる。例えば文書走査の場合には、文書情報が文書の印刷物から電気信号に変換されて、他の装置に送信されたり、情報が処理

されたり、電子記憶されたりする。

電荷転送技術を用いる電荷結合素子(CCD)は画像走査装置に用いられる最近の技術の1つである。CCDの光検知器に光が当たると、素子がこの情報を検出して電気信号に変換して次の使用に供する。1チップの大きさが縦横数分の1インチ(8mm×8mm)であるよく知られた集積回路構造はCCDイメージセンサの構造には適さない。もし光学系がなければ、CCDイメージセンサの幅は走査される文書と同じくらいの幅でなければならず、また適当な分解能を達成するには文書から千分の数インチ(約100μm前後)以内に設置しなければならない。このような大きい素子の製造歩留りは非常に低だろうから、このような素子はきわめて高価になろう。したがってもっと小さいCCD素子が使われてきたが、付随した欠点がある。同じ対象行を読むのに数個の小さいCCDイメージセンサを用いるときに、光検知器アレイの端を光学的に又は機械的にオーバーラップさせる。そうしないと走査文書上に狭い空白部が生ず

- 5 -

- 434 -

- 6 -

る。そのうえ、文画幅を走査するのに複雑な光学系を用いなければならない。

小さくて高密度の線形CCDイメージセンサが縮小光学系と共に用いられてきた。しかしイメージセンサを小さくすると、有効な光検知器の数が制限されるために解像度が犠牲になる。この問題を解くための既知の方法はビーム分割光学系と共にCCDイメージセンサを使うことである。即ち所望の分解能にしたがって光学系が走査された光情報を2個又は3個以上のビームに分割し、各ビームを各CCD撮像素子に当てる。しかしこの技術は電子回路と光学系を余計に用いるので非常に高価になる。

本発明によれば、1個の集積回路チップ上に2個の線形光検知器アレイを有する高密度のCCDイメージセンサアレイを実装して、撮像走査装置に用いる。光検知器を2列に分割し互いにずらして配置し、それらが転送ゲートによって4個の線形アレイ内の4個のシフトレジスタに送られて合成される。中間蓄積のためのレジスタが含まれて

おり、別々の光検知器から発生した信号が指定のシフトレジスタに進むことができるようになってくる。これらのシフトレジスタの出力は合成されて走査情報を表わす1個の出力パルス列を発生する。以下本発明の実施例につき、図面を参照して詳細に説明する。

第1図は撮像系でイメージセンサとして使用されている既知のCCD10を示す。この種のCCD10をつくるには複数個の光検知器12が通常の先行技術にしたがって形成されるだろう。これらの光検出器は自身に照射された光の量に応じた電荷量を下方に発生する。CCDの転送ゲート14aと14bを経由して、各光検出器12の下に蓄積された電荷は夫々シフトレジスタ16aと16bとに転送される。第1図に示されるように光検出器の奇数部分はすべてシフトレジスタ16bに接続部分にはすべてシフトレジスタ16aに接続されている。適当な時間に、情報がCCD10の右側(又は左側)にシフトされ次の回路に放出される。次の回路でシフトレジスタ16aと16bの出力

- 7 -

が合成されて出力パルス列が入力された光情報を表わすようになろう。これらの回路はすべて第1図の回路に示すように同一の集積回路チップに実装することができる。

ファクシミリ送信機や文書処理装置のような撮像走査装置で動作するには、CCD10を含む撮像走査装置と走査される文画又はその他の表示物との間に相対的な運動が存在するであろう。例えばCCD10は第1図の描かれている頁を下方に移動して文書の画像を走査しながら読んでいく、あるいはCCD10が静止していて、文書を上方に移動させていってもよいし、またはその両者を行ってもよい。撮像光ビームは文画から反射してCCD10の光検知器に入る。収束等の光学系(図示せず)も用いられる。文画がCCD10を含む走査装置に関して相対的に移動するにつれて、シフトレジスタ16aと16bの出力は文書の情報を1行ずつ表わしている。

第2a図は第1図と似ているが大きく異なるCCDイメージセンサを示す。1個のCCD集積回

路チップ28の上に2列の光検知器30、32があり、互いにずれている。図示したように光検知器をずらして配置することにより1個のCCDイメージセンサの光検知器の密度が増し、また光検知器間にある情報が今度は付加した列の光検知器によって検知されるので、走査解像度もあがる。すなわち、列32の光検知器は列32の光検知器の中心にある撮像データをサンプリングすることにより得られる情報の部分を検出するし、列30の光検知器は列32の検知器の中間にある列30の検知器の中心にある撮像データをサンプリングすることにより得られる別の情報を検出する。これらの情報を複述するように複電気的に結合する。

第1図で説明したと同様に、CCD28と文画等とは走査の際に相対的に移動する。ここでは説明のために文画画像が上方に移動し、CCD28静止しているものとする。t0時に走査される第1行目の情報が列32の光検出器に現われる。この光情報を得る手段は任意のものを用いることが

- 9 -

- 10 -

できる。即ち反射光学系、透過光学系又はCCDへの直接投影を用いることができる。このとき又はその前に、CCD28に蓄積されていたすべての他の情報がクリアされているかあるいは以後無視される。t0時に第1走査行の情報が列32の光検知器により検出される。その行のデータを右から左へと見ると、光検知器32aはその行の第1ビットのデータを検出し、光検知器32bはその行の第3ビットのデータを検出する。

次の走査行のデータに移る、即ち列32の光検知器により走査される位置に次の走査行のデータが移動する前に、即ちt1時に、列32の光検知器により検出されて蓄積された情報が転送ゲート36を經由して蓄積レジスタ38に転送される。こうしてレジスタ38は光検知器32の下に蓄積されるべく用いられる情報を蓄積したことになる。この時点で列32の光検知器は第2走査行を持つことになり、列30の光検知器は第1走査行を持つことになる。

t2時に第2行目の走査データが列32により

検出され、第1行目の走査データが列30に到達している。列32は第2行目の走査データの情報を読む。列30は列32の光検知器の間の情報を読んでいる。即ち第2ビットと第4ビットの情報が夫々光検知器30aと30bによって読まれる。光検知器32aと32bは夫々第2走査行のデータから第1ビットと第3ビットを読んでいる。

t3時に、次の走査行のデータがCCDイメージセンサの前に来る前に、レジスタ38の内容が転送ゲート40を經由してシフトレジスタ44に転送される。列32の光検知器の内容は転送ゲート36を經由して蓄積レジスタ38に転送される。列30の光検知器の内容は転送ゲート34を經由してシフトレジスタ42に転送される。この時点でシフトレジスタ44は第1走査行のデータのうち偶数ビットのデータを含み、シフトレジスタ42は同じ第1走査行のデータのうち奇数ビットのデータを含む。

t4時に次の行のデータが列30、32の光検知器の前に来る。シフトレジスタ42、44は高

- 1 1 -

周波のシフト信号を加えられて蓄積した信号を出力する。こうして2個のシフトレジスタの内容が出力され、同じ集積回路チップ又は次の外部回路で結合されて即ち多重化されて1個のパルス列となる。

列30、32の光検知器が前述のように順次所望の行をすべて読んで、走査、シフト、転送という手順がくり返される。もし例えば各行の検知器が3000個のCCD検知器から成るならば、1インチ当り6000点すなわち6000個のデータピクセルを読むことができる。縮小光学系を用いれば他の解像度となる。

第2a図の蓄積レジスタ38は1列の検知器と同じものに光遮蔽を施したものでよい。この領域ではシフトレジスタ42、44と違って水平にシフトする必要はない。

2個の線形光センサアレイが同じ画像の隣接部分(又は近接部分)をサンプリングして、データの蓄積の必要性を最小にして1行の走査線を再構成することができるように、一般に2個の線形光セ

- 1 2 -

ンサアレイはお互いに密接して配置される。同じ基板上の2個の光センサアレイ間の間隔を大幅に大きくして、データ蓄積を不要にすることは可能である。それには光学系により同一画像を2個に分断し、各アレイに1個ずつ結像させ、各光センサに同じ行の画像情報を読ませるようにする。しかしこの技術では、光学系に対して精確にビーム分割部品を配置することが必要となり、且つ理想的に同一の画像を2個に分断して発生することのできるレンズが必要となる。したがって2個の線形光センサアレイを隣接させて光学系では1個の画像だけを発生させ、高価なビーム分割部品をなくした方がはるかに有利である。またレンズの画像形成能力に厳密さをあまり要求されないので、コストの安いレンズを使うことができる点も利点である。

各光検知器の光検出領域である個々の光検知器のアーチャ即ち窓は走査系に合うように選択された垂直と水平のデータサンプリングピッチに依存して好ましい形状にする。これらの関係を第2

- 1 3 -

- 1 4 -

図に示す。実効的な水平サンプリングピッチ S_x は両光センサアレイ30と32の同時サンプリングを考慮して、第2b図の水平方向のピクセルの中心間の実効距離である。垂直サンプリングピッチ S_y は撮像面の隣接走査行間の中心間距離である。正確に光センサアレイを隣接させた場合、第2b図に示すように2個の光センサアレイの中心は垂直方向に離れている。パラメータ S_x と S_y は走査系の基本的な設計仕様により典型的に決められ、光検知器のアパーチャ形状は窓の中心が水平方向と垂直方向に夫々 S_x と S_y だけ実効的に離れるように選択される。

検知器の信号対雑音比を最大にするために、必要なサンプリングピッチ S_x と S_y によって決まる制限内で光検知器の面積を最大にすることが一般的に望ましい。各検知器の窓は第2b図に示すように幅 w 、高さ h の適当な長方形であると仮定する。すべての光検知器の窓はお互いにほぼ同一の形をしていると仮定する。例えば、垂直と水平のサンプリング間隔を等しくして画像を検出するこ

とがしばしば要求される。即ち

$$S_x = S_y \quad (1)$$

この条件の下では第2b図から

$$S_x = w / 2$$

$$S_y = h \quad (2)$$

であることが明らかである。また典型的な光検知器の好ましい形状比は

$$w = 2h \quad (3)$$

であることも第2b図から明らかである。

例えば、もし撮像面のサンプリング間隔が $10 \mu m$ (水平、垂直共に) ならば、各光検知器の窓の高さは $10 \mu m$ で幅は $20 \mu m$ となる。こうすることにより選択された(等しい)サンプリング中心付近に適当に窓の中心が配置されて、窓の面積が最大になる。

もっと一般的には、もしサンプリング間隔が正確に等しくなくて、水平方向のサンプリング間隔が垂直方向のサンプリング間隔の k 倍であるならば、すなわち

$$S_x = k S_y \quad (4)$$

- 15 -

好ましい窓の形状比は前の例と異なる。この一般的な例では、(2)式と(4)式とを合わせると次の好ましい条件が得られる。

$$w = 2kh \quad (5)$$

例えばもし水平サンプリング間隔が垂直サンプリング間隔の 0.75 倍であるように選択されているならば ($k = 0.75$)、好ましい形状比は

$$w = 2(0.75)h \quad \text{即ち}$$

$$w = 1.5h \quad (6)$$

となるだろう。例えばもし水平サンプリング間隔を $9 \mu m$ とすると、垂直サンプリング間隔は $9 / 0.75 = 12 \mu m$ となる。

(2)式によれば窓の幅は $18 \mu m$ で高さは $12 \mu m$ となる。即ち(6)式に示すように $w/h = 1.5$ である。

前述の如く選択されたサンプリング間隔にしたがって窓を中心に置くことは必要ではない。しかしもし窓が中心になかったら、系の垂直と水平の比率を変えることが必要になる。このような歪んだ光学系を設計するのは難しく、一般に製造する

のも非常に高価になる。好ましい窓の形状比を(5)式のようにすることと、選択されたサンプリング中心に窓の中心を配置することにより、低コストの普通の球面光学系を用いることができるのできわめて有利である。

第3図は第2a図、第2b図に示した実施例に改良を加えたものである。第3図では4個の線形アレイの中に4個のシフトレジスタがある。出力シフトレジスタを2個の代わりに4個用いると、1個の集積回路チップに実装されるCCD部品の密度が前のものより遙かに大となり、もっと小型で高密度のCCD素子となる。

次に、動作を説明すると、 t_0 時に第1行目のデータが光検知器の列60に接近する。前述の如く、イメージセンサ58と走査される文書等とが相対的に移動する。第3図では第1行目の情報が下方に相対的に移動していると仮定する。 t_0 時に各光検知器に入射した光の量に応じて各光検知器の下に電荷が発生する。列60の光検知器は偶数の光検知器60a、60bを走査して検出し、

- 17 -

- 18 -

右から仕へと読んで行く。t 1 時に、第 1 行目のデータが列 6 2 の光検知器に到達する前に、列 6 0 の光検知器に蓄積された電荷の内容が転送ゲート 6 4 を経由して蓄積レジスタ 7 2 に転送される。t 2 時に、第 1 行目のデータが列 6 2 の光検知器に到達し、第 2 行目のデータが列 6 0 の光検知器に達する。このとき列 6 2 の光検知器は第 1 行目のデータのうち奇数ビットのデータ 6 2 a、6 2 b を走査して検出し、列 6 0 の光検知器は第 2 行目のデータのうち偶数ピクセル、即ち偶数ビットを走査して検出する。

t 3 時に、データの走査行が次の行に進む前にいくつかのことが起る。第 1 走査行のデータのうち偶数ビットのデータの内容がレジスタ 7 2 に蓄積されている。t 3 時に、これらのビットのデータはレジスタ 7 4 と 7 6 に交互に転送される。即ち光検知器 6 0 a から発生してレジスタ 7 2 に蓄積されているデータビットはシフトレジスタ 7 6 に転送される。光検知器 6 0 b から発生してレジスタ 7 2 に蓄積されているデータビットはシフト

レジスタ 7 4 に転送される。このことが列 6 0 の光検知器に沿って交互に行われ、光検知器 6 0 a n から発生してレジスタ 7 2 に蓄積されていたデータビットがシフトレジスタ 7 6 に転送され、光検知器 6 0 b n から発生してレジスタ 7 2 に蓄積されていたデータビットがシフトレジスタ 7 4 に転送される迄続けられる。前述の如くこれらは第 1 行目の走査データのうち偶数ビットである。

t 4 時に、光検知器 6 2 a、6 2 b に検出される奇数ビットが同様に交互に夫々シフトレジスタ 7 0、6 8 に転送される。こうして 6 2 a から 6 2 a n 迄の走査ビットが t 4 時にシフトレジスタ 7 0 に転送され、6 2 b から 6 2 b n 迄の走査ビットが t 4 時にシフトレジスタ 6 8 に転送される。t 4 時の終りには、第 1 行目のデータビットがシフトレジスタ 6 8、7 0、7 4、7 6 に蓄積されている。また t 4 時に、列 6 0 の光検知器で検出された第 2 行目のデータの偶数ビットは転送ゲート 6 4 を経由して蓄積レジスタ 7 2 に転送される。

これらの信号を合成して 1 行の走査画像データ

- 19 -

- 20 -

を表わす 1 個の出力パルス列をつくるために、高速のクロックを用いてこれらの信号をシフトして、この 1 個の集積回路チップ上又は以外の回路に出力することができる。列 6 0 と 6 2 の光検知器の前に次の行のデータが到達し、すべての行のデータが走査されてレジスタ 7 4、7 6、6 8、7 0 から読出される迄このサイクルが続く。

この CCD アレイの典型的な寸法は光検知器の幅が 10 μ m で高さが 5 μ m であろう。装置の長さは約 1.2 インチ (3 cm) であろう。

第 3 図では、装置 5 8 をつくるときに、ずれて配置された光検知器の列 6 0、6 2 の周囲にアルミニウム又はその他のシールド材を付着させる。光検知器の列の位置と大きさを正確に決めるためにシールド材を付着させる。もし製造時にアルミニウムの領域が不正確であるならば、即ち仕様限界以外であるならば、図の垂直方向に一方の列の光検知器の寸法が他方より大きくなるであろう。もしこのことが 1 個又は 2 個以上の集積回路 CCD チップ上で起こったならば、一方の列に入射し

た情報変調された光の量が他方に入射する光の量よりも多くなるであろう。このように入射光が不平等になると 2 列の光検知器から読出される信号が異なり、例えば文書から実際に反射した光の相対的な量を表わさないことになってしまう。

第 4 図に示した実施例はこの問題を解決するものである。2 列の光検知器を離して、その間に反射又は不透明な列又は層を形成することにより、マクス層を正確に位置決めする必要性が少くなる。即ち、光検知器の列 9 0、9 4 がアルミニウム又はその他の適当な材料で作られた層 9 2 により囲まれる、即ち領域が規定される。すると例えば反射又は不透明層 9 2 に関してはいくらかの不正確であっても、両列の光検知器の面積は装置の限度内で同一のままである。実際の製造に際しては、不透明な列 9 2 は 1 個の CCD チップ上で光検知器材料を 1 列分おおっていることになる。

しかし 2 列の光検知器間に不透明な層を加えると、余分の蓄積レジスタを必要とする。もし不透明層が光検知器アレイに投影される又は入射する

- 21 -

- 438 -

- 22 -

1走査行のデータの規定幅であるならば、光検知器の列90から列94に進む走査行のデータの時間間隔が増す。例えば余分の蓄積層があっても、このCCDイメージセンサは製造工程の能力を上げなければならないので高価になる。

次に、動作を説明すると、第4図では2列の検知器90、94が不透明な材料でおおわれた領域92により分離されている。この領域92は光検知器を1列おとしたものである。走査情報が第4図で下方に相対的に動いているならば、t0時に第1走査行のデータが列90の光検知器の上に投影されるかさもなくば結像される。第4図で右から読むと、この列90は偶数の撮像ビット領域を検出することになる。したがってt0時に各光検知器の下に発生した電荷は第1走査行のデータを表わしている。t1時に、検出された信号は転送ゲート98を経由して第1の蓄積レジスタ104に転送される。同時に、第1行目のデータは不透明な列92の所に進み、第2走査行のデータが列90の光検知器に達する。

- 23 -

96を経由して交互にシフトレジスタ100、102に転送される。即ち光検知器94aから94anまでの内容がシフトレジスタ102に転送され、光検知器94bから94bnまでの内容がシフトレジスタ100に転送される。残りの行のデータを読むために新しい時間間隔t0が来る前に、高速のクロックをシフトレジスタ100、102、110、112に加えて、集積回路チップ上の又は以外の次の回路にデータビットを出力し、合成して第1走査行の情報を表わす1個の信号列を発生することが、きる。

第4図の光検知器の典型的な寸法は幅10μmで高さが5μmであり、不透明材料でできている列92の高さも5μmである。

以上、本発明は特定の実施例について説明されたが当業者は本発明の真の精神と範囲から逸脱することなく種々の変更を行い、均等物に代替し得ることは明らかであろう。

4. 図面の簡単な説明

第1図は従来の撮像系で用いられている典型的

t3時に、蓄積レジスタ104に蓄積されている第1走査行のデータを表わす電荷は転送ゲート106を経由して第2の蓄積レジスタ108に転送される。このときまた第2走査行のデータから検出された信号は転送ゲート98を経由して第1の蓄積レジスタ104に転送される。更に第1走査行のデータが列94の光検知器に達しており、今や第1走査行の奇数ビットを読んで検出する。したがってこの時点では第1走査行のデータから検出された偶数ビットが蓄積レジスタ108に現われ、同じ走査行のデータから検出された奇数ビットが列94の光検知器の所にある。

次の時間t4時に、第2蓄積レジスタ108に蓄積されている第1走査行から検出された信号は交互にシフトレジスタ110、112に転送される。即ち90aから90an迄1個おきに光検知器の内容がシフトレジスタ112に転送され、90bから90bn迄1個おきに光検知器の内容がシフトレジスタ110に転送される。同様に、t5時に、光検知器94の下に電荷は転送ゲート

- 24 -

なCCDイメージセンサの概略図、第2a図は本発明の原理による撮像系で用いられるCCDイメージセンサの一実施例の概略図、第2b図は第2a図の一部の拡大図であって、個々の光検知器の窓の好ましい形状を示す第3図は本発明の原理にしたがって撮像系で用いられるCCDの他の実施例の概略図、および第4図は本発明の原理にしたがって撮像系で用いられるCCDの更に他の実施例の概略図である。

符号の説明

28、58、88…CCD






30、32、60、62、90、94…光検知器の列

38、72、104、108…蓄積レジスタ

42、44、68、70、74、76、100、102、110、112…シフトレジスタ

代理人 浅 村 昭

外4名



第1頁の続き

優先権主張 ⑫1981年7月20日⑬米国(US)
⑭284770
⑫1981年7月20日⑬米国(US)
⑭284742

⑯発明者 ジャグデイツシュ・シー・タン
ドン

アメリカ合衆国ニューヨーク州
フェアポート・ロックアウト
・ビュー・ロード31

⑯発明者 ジェームス・シー・ストツフェ
ル

アメリカ合衆国ニューヨーク州
ロチェスター・カウンスル・ロ
ック・アベニュー368

⑯発明者 ネット・ジェイ・シーチマン
アメリカ合衆国ニューヨーク州
ペンフィールド・ジャクソン・
ロード1934